(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-4227

(43)公開日 平成10年(1998)1月6日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FI	技術表示箇所
H01L 43/08			H01L 43/08	Z
G01R 33/06			G01R 33/06	Z

安本諸少 夫諸少 諸少頂の影り 〇丁 (仝 12 頁)


		審查請求	未請求 請求項の数9 OL (全 12 貝)
(21)出願番号	特顧平9-58777	(71)出顧人	390009531
			インターナショナル・ビジネス・マシーン
(22)出顧日	平成9年(1997)3月13日		ズ・コーポレイション
			INTERNATIONAL BUSIN
(31)優先権主張番号	08/618300		ESS MASCHINES CORPO
(32)優先日	1996年3月18日		RATION
(33)優先権主張国	米国(US)		アメリカ合衆国10504、ニューヨーク州
			アーモンク (番地なし)
		(72)発明者	ウィリアム・ジョゼフ・ギャラガー
			アメリカ合衆国10502、ニューヨーク州ア
			ルドスレイ、アッシュフォード・アベニュ
			- 577
		(74)代理人	弁理士 合田 潔 (外2名)
			最終頁に続く

(54) 【発明の名称】 磁気応答が制御可能な磁気トンネル接合

(57)【要約】

【課題】 磁場センサまたは磁気ランダム・アクセス・メモリ・アレイ内のメモリ・セルとして使用可能な磁気トンネル接合素子を提供すること。

【解決手段】 MTJ素子が拘束強磁性層18を含み、その磁化方向が層の平面内で配向されるが、対象範囲内の印加磁場の存在の下では回転できないように固定される。"フリー"の強磁性層は、その磁化方向が拘束強磁性層18の固定磁化方向に対して層の平面内で回転可能であり、絶縁トンネル障壁層20が両方の強磁性層間にそれらと接触して配置される。拘束強磁性層18は、隣接する反強磁性層16との界面交換結合により拘束される。



【特許請求の範囲】

【請求項1】基板と、

前記基板上に形成される平坦な拘束強磁性層と、前記拘束強磁性層に隣接してそれと接触し、前記拘束強磁性層の磁化方向を好適な方向に拘束し、印加磁場の存在の下で、前記磁化方向の回転を阻止する反強磁性層とを有する第1の電極と、

印加磁場の存在の下で、磁化方向を自由に回転することができる平坦なフリー強磁性層を有する第2の電極と、前記拘束強磁性層と前記フリー強磁性層との間に配置され、前記拘束強磁性層及び前記フリー強磁性層であって、前記拘束強磁性層または前記フリー強磁性層が、前記絶縁トンネル層の側部周囲を越えて延びることのない側部周囲を有し、前記拘束強磁性層及び前記フリー強磁性層が前記絶縁トンネル層とオーバラップすること無く、間隔をあけた別の平面内に保持される、前記絶縁トンネル層と、

を含む、磁気トンネル接合素子。

【請求項2】前記拘束強磁性層及び前記フリー強磁性層 の容易軸の磁化方向が、印加磁場の存在の下で互いに平 行または逆平行である、請求項1記載の磁気トンネル接 合素子。

【請求項3】前記拘束強磁性層及び前記フリー強磁性層の前記側部周囲が矩形形状であり、前記拘束強磁性層及び前記フリー強磁性層の前記磁化容易軸が前記矩形の長手に沿って配列される、請求項1記載の磁気トンネル接合素子。

【請求項4】前記フリー強磁性層の前記容易軸磁化方向 が、前記拘束層の磁化方向と垂直である、請求項1記載 の磁気トンネル接合素子。

【請求項5】前記拘束強磁性層が前記基板と前記フリー強磁性層との間に配置され、更に、前記フリー強磁性層の前記側部周囲を取り囲む絶縁層と、前記絶縁層上に形成され、前記絶縁層を通じて前記フリー強磁性層と接触する部分を含む非磁気導体層とを含む、請求項1記載の磁気トンネル接合素子。

【請求項6】前記拘束強磁性層と接触し、界面交換結合 により前記フリー強磁性層の磁化方向を拘束する反強磁 性層を含む、請求項1記載の磁気トンネル接合素子。

【請求項7】前記第1の電極が前記基板上に形成され、 前記反強磁性層と接触するテンプレート強磁性層を含 み、前記反強磁性層が前記テンプレートと前記拘束強磁 性層との間に配置される、請求項6記載の磁気トンネル 接合素子。

【請求項8】 2 つの磁気状態を有し、不揮発性磁気メモリ・セル・アレイにおいて使用可能な磁気トンネル接合メモリであって、前記アレイが前記アレイ内の個々のメモリ・セルの前記磁気状態を検出するセンス回路に接続されるものにおいて、

磁化方向をその平面内に有する拘束強磁性層と、

前記拘束強磁性層と接触する反強磁性層であって、前記 拘束層の磁化方向を好適な方向に拘束し、所定磁場強度 以下の磁場に露呈されるとき、前記磁化方向の回転を阻 止する、前記反強磁性層と、

2

前記拘束強磁性層と接触する絶縁トンネル障壁層と、前記トンネル障壁層と接触するフリー強磁性層であって、前記所定磁場強度以下の磁場に露呈されるとき、前記フリー強磁性層の前記平面内で、前記拘束強磁性層の前記磁化方向に平行な方向と逆平行な方向との間で、自由に回転可能な磁化方向を有する、前記フリー強磁性層と、

を含み、前記拘束強磁性層、前記トンネル障壁層及び前 記フリー強磁性層が、前記強磁性層の前記平面に垂直な 方向の垂直スタックとして形成され、前記強磁性層が前 記センス回路に接続されるとき、前記トンネル障壁層を 前記強磁性層と垂直な方向に流れる電流の電気抵抗が前 記フリー強磁性層の前記平行または逆平行の磁化方向に より決定され、前記電気抵抗の値が前記メモリ・セルの 磁気状態を決定する、磁気トンネル接合メモリ・セル。

【請求項9】前記垂直スタックが矩形形状のベースを有し、前記拘束強磁性層の前記磁化方向が前記矩形形状のベースの長手に平行である、請求項8記載の磁気トンネル接合メモリ・セル。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリ及びセンシング・アプリケーションのための磁気トンネル接合(MTJ)素子に関し、特に、MTJの各々の電極の磁場応答が制御されるMTJ素子に関する。

[0002]

【従来の技術】磁気トンネル接合は、薄い絶縁層により 分離される2つの強磁性電極から成り、スピン分極電子 トンネリングの現象にもとづく素子である。強磁性電極 の一方は他方よりも高い保磁性を有する。絶縁層は十分 に薄く、強磁性電極間で量子力学的トンネリングが発生 する。トンネリング現象は電子スピンに依存し、接合の 磁気応答を2つの電極の相対配向及びスピン分極の関数 にする。図1は従来のMTJ素子を示し、Co層及びC o-Fe層がアルミナ(Al2O3) 絶縁トンネル層によ り分離される。図2は、印加磁場(磁界)に対する接合 抵抗の依存性の典型的な結果を示す。磁気抵抗 (Δ R / R) 応答はヒステリシスを有し、最大抵抗のピークが磁 場が一方向の実質値(例えば10-200 Oe)から 反対方向の実質値にスイープするとき発生する。磁気抵 抗曲線上の矢印により示されるように、スイープの中央 付近では、2つの電極の磁化ベクトルが実質的に反対方 向を指し示すとき、抵抗が最大となる。

【0003】強磁性体間のトンネリングを含むMTJ素 50 子のアプリケーションの可能性は、長い間認識されてき たが、実際の構造及び非低温において予測される大きさ の応答を達成する困難により、真剣な関心が向けられて こなかった。

【0004】後述の本発明に先立ち、実際のマイクロ電 子デバイス構造に関して、室温において実用的に大きな 磁気抵抗応答(例えば10%台)を有するMTJ素子の 実例はこれまでに存在しなかった。強磁性体間のトンネ リングの実験結果が、R. Meserveyらによる"Spin-polar ized Electron Tunneling" (Physics Reports, Vol. 23 8、pp. 214-217) で示されており、室温では高々1%乃 至2%台の非常に小さな応答を示すに過ぎない。合理的 な大きさの応答は走査トンネル顕微鏡による2つの実験 から示されただけである。これらの1つは、100%の スピン分極CrО2先端を採用し、室温において40% の分極電流変調を示した。これについては、R. Wiesend angerらによる"Observation of Vacuum Tunneling of S pin-polarized Electrons with the Scanning Tunnelin g Microscope" (Physics ReviewLetters, Vol. 65, pag e 247 (1990年)) で述べられている。

【0005】18%の磁気抵抗応答を有する非常に大きなMTJ素子が、T. Miyazakiらによる"Giant Magnetic Tunneling Effect in Fe/Al₂O₃/Fe Junction" (Journa 1 of Magnetism and Magnetic Materials、Vol. 139、No. L231 (1995年))で報告されている。しかしながら、著者は18%の磁気抵抗結果を再現することができなかったと報告している。同一時期に製作された他の接合は、1%乃至6%の応答を有するに過ぎない。

【0006】その他には、大きな $Co-Fe/Al_2O_3/Co$ 接合内で、室温において最大18%の磁気抵抗を有するMT J素子が、J. S. Mooderabによる"Large Magnetoresistance at Room Temperature in Ferromagnet ic Thin Film Tunnel Junctions" (Physics Review Let ters、Vol. 74、page 3273(1995年))で報告されている。しかしながら、これらの素子は低温冷却される基板上への蒸着を含む複雑な方法で形成されている。接合抵抗は $200\times300\mu$ m²の大きな断面積を有する接合では、数百 Ω から数10 K Ω の範囲である。

【0007】以上から、室温において実用的に十分に大きな磁気抵抗応答を有するMTJ素子を形成することが困難であったことが明らかである。室温での期待される大きさの磁気抵抗応答の最初の観測はスピン分極走査トンネル顕微鏡で発生した。実質的には従来技術においても、室温において期待される大きさのMTJ応答が得られたが、これは異風で非現実的な薄膜付着技術を用いて形成される大きな素子に限られた。現実的なマイクロ電子デバイス構造において、大きな磁気抵抗応答を達成する方法はまだ例証されていない。

【0008】従来のMTJ素子に関する別の問題は、磁気抵抗応答と磁場との関係が図2に示されるように、特徴的な2つのこぶ状の応答を有することである。ステッ

4

プ状の磁気抵抗応答は、制限された印加磁場範囲において例証されている。これに関しては、T. Miyazakiらによる"Large Magnetoresistance Effect in 82Ni-Fe/Al-Al₂O₃/Co Magnetic Tunneling Junction" (Journal of Magnetism and Magnetic Materials、Vol. 98、No. L7 (1991年))で述べられている。しかしながら、印加磁場の変位(excursion)が一時的に余りにも大きいと、磁気抵抗応答特性が図3乃至図4に示されるように反転し得る。

10 [0009]

【発明が解決しようとする課題】磁気信号に対して不確かでなく制御可能な磁気抵抗応答を有し、大量生産が可能で、サイズをサブミクロン寸法に短小化可能なMTJ素子が必要とされる。

[0010]

【課題を解決するための手段】本発明は、強磁性層の1 つがその磁化方向を固定または拘束(pinned)される磁 気トンネル接合(MTJ)素子である。MTJ素子が拘 東強磁性層を含み、その磁化方向が層の平面内で配向さ れるが、対象範囲内の印加磁場の存在の下では回転でき ないように固定される。"フリー"の強磁性層(以下、フ リー強磁性層)は、その磁化方向が拘束強磁性層の固定 磁化方向に対して層の平面内で回転可能であり、絶縁ト ンネル障壁層が両方の強磁性層間にそれらと接触して配 置される。拘束強磁性層は、隣接する反強磁性層との界 面交換結合により拘束される。MTJ素子の磁場センシ ング・アプリケーションでは、フリー強磁性層の磁化方 向が、一般に拘束強磁性層の磁化方向に対して垂直に配 向され、センスされる外部磁場強度の関数として、ある 範囲を回転することができる。MTJ素子のメモリ・セ ル・アプリケーションでは、フリー強磁性層の磁化方向 が拘束強磁性層の磁化方向と平行または逆平行に配向さ れる。MTJメモリ・セルは書込み可能であり、すなわ ちその磁気状態が、MTJトンネル障壁層を垂直方向に 通過しないで、MTJ電極を水平方向に通過する書込み 電流に関連付けられる磁場により変更される。これらの 磁場はフリー強磁性層の磁化方向を平行から逆平行に

(またはその逆に)回転させる。トンネル障壁層を通じて垂直方向に流れるトンネリング電流は、2つの強磁性 40 層の相対磁化方向に依存するので、MTJメモリ・セルの磁気状態はMTJに渡る電気抵抗の変化を検出することにより、センスされ得る。MTJの上部電極は絶縁材料により取り囲まれ、絶縁材料内の穴を通じる電気リードと接触される。このことは、それぞれの強磁性層をもむ上下の電極が、トンネル障壁層の領域内でオーバラップしない2つの間隔をあけた別の平面内で形成されることを可能にし、それにより、あらゆる関係の無い磁を排除する。MTJ素子が低磁場において不確かでない磁場応答を有し、大量生産にとって好都合な周囲温度にお 50 いて、従来の膜成長技術を用いることによりサブミクロ

ン寸法で形成され得る。

[0011]

【発明の実施の形態】図5乃至図8は、磁気メモリ・セル・アプリケーションに好適なMTJ構造の3つの実施例を示す。第1の実施例は、図5にその断面図が図6に上面図が示されるように、基板9、ベース電極多層スタック10、絶縁トンネル障壁層20、上部電極スタック30、コンタクト・ホールが貫通する絶縁層40及びそれ自身多層構造であり得る接点(コンタクト)及び上部配線層50を含む。トンネル障壁層20は2つの強磁性層スタック10及び30間にサンドイッチ状に挟まれる。

【0012】基板9上に形成されるベース電極層スタッ ク10は、基板9上に付着される第1のシード層12、 シード層12上の"テンプレート"強磁性層14、テンプ レート層14上の反強磁性材料層16、及び下層の反強 磁性層16上に形成されこれと交換結合される"拘束さ れる(pinned) "強磁性層(以下、拘束強磁性層)18 を含む。強磁性層18はMTJ素子の所望の対象範囲内 における印加磁場の存在の下で、その磁化方向の回転を 阻害されるために拘束層と呼ばれる。上部電極スタック 30は"フリー"強磁性層32、及びその上に形成される 保護層34を含む。強磁性層32は交換結合により拘束 されず、従って対象範囲内の印加磁場の存在の下で自由 に回転することができる。電極スタック10及び30内 の強磁性層18及び32の両者はそれぞれ、それらの磁 化容易軸が互いに平行になるように下方の配線層の長手 方向に平行に同一方向に形成される。この配線層は、ベ ース電極10の延長部分11、13(図6参照)として 形成される。この方向が図6において、矢印33により 示される。絶縁層40は上部接合電極スタック30の最 上部に至る自己整合型コンタクト・ホールを有する。ト ンネル障壁層20の直下のスタック10内の拘束強磁性 層18は、その磁化方向を直下の反強磁性層16との界 面交換結合により拘束される。反強磁性層16もまたべ ース電極スタック10の一部を形成する。メモリ・セル の読出し及び書込み操作の間にメモリ・セルに印加され る磁場に匹敵する大きさの磁場に対して、拘束強磁性層 18の磁化方向には1つの可能な配向だけが存在する。 上部電極スタック30内のフリー強磁性層32は、その 磁化特性において異方性であるが、その磁化方向または ベクトルは拘束されない。むしろ、その磁化ベクトルは 所望範囲内での磁場の印加により、容易軸のいずれかの 方向に沿って安定的に配向される。

【0013】図7は、絶縁層が平坦化された絶縁層60であり、上部接合電極スタック30に至る自己整合型コンタクト・ホールを有する以外は、図5及び図6の構造と類似の構造の断面図である。絶縁層が上部接合電極30に至る自己整合型コンタクト・ホールを有さない、このMTJ素子のバージョンも可能であるが、その製作に

おいて余分な公差が許容されなければならないので余り 望ましくない。

6

【0014】図8は、ベース電極スタック10′、絶縁トンネル障壁20′、及び上部電極スタック30′が全て同一の断面積を有する以外は、図5及び図7のセルと類似のセルの断面図を示す。ベース電極スタック10′が配線リード11′上に形成され、配線リード11′が基板9′上に形成される。絶縁層40′がMTJ素子全体を取り囲み、配線リード11′まで下方に延びる。この構造10 はメモリ・セルがダイオードやトランジスタなどの個々の磁気セルを通過するセンス電流を操作する電子素子上で、容易に形成されるようにする。

【0015】図5乃至図6に示される構造を有するMT J素子の代表的な材料セットについて、次に述べること にする。MTJベース電極スタック10は、20nmの Pt, 4nmONi81Fe19, 10nmOMn50F e 50、及び 8 n m の N i 81 F e 19 (それぞれ、層 1 2、 14、16、18に対応)のスタックを含み、これらが 基板9として機能する真性シリコン・ウエハ上に成長さ れる。スタック10は基板ウエハの表面に平行に印加さ れる磁場の存在の下で成長される。磁場は最初の4nm のNi-Fe層14の容易軸を配向する役目をし、層1 4はMn50Fe50反強磁性層16を配向するテンプレー トとして機能する。層16は交換結合により、8nmの Ni-Feフリー強磁性層18の磁化方向を拘束する。 次にトンネル障壁層20が、1nm乃至2nmのA1層 を付着し、続いてプラズマ酸化させることにより形成さ れる。その結果、A 1 2O3絶縁トンネル障壁層 2 0 が生 成される。MTJ上部電極スタック30は8nmのCo 及び20nmのPt (それぞれ層32、34に対応)の スタックであり、数 μ m²またはそれ以下の断面積を有 する。下部電極スタック10内の層が滑らかであり、A 1203層20内に接合を電気的に短絡させるピンホール が無いことが重要である。例えば金属多層スタック内に 優れた巨大磁気抵抗効果を生成することが知れているス パッタリング技術により、成長を提供することが好適で ある。上部電極スタック30は160nmのSiO2絶 緑層40により取り囲まれ、絶縁層40は下方の接合部 に自己整合されるスルーホールを有する。接合は上部配 線リード (図6参照) として機能する20nmのAg/ 300nmのAuコンタクト層50と接触する。このM T」素子では、全ての強磁性層がそれらの容易軸を同一 方向に整列される。強磁性層内のパターンは、 (図6の 矢印33により示されるように)磁化容易軸の方向に沿 う長手寸法に整列され、それにより形状異方性が各強磁 性層の真性異方性を増すことになる。このMTJ構造 は、接合スタック内の全ての層(層12、14、16、 18、20、32、34)を、周囲温度においてシリコ ン基板上にスパッタリングし、次に接合を2工程により 50 イオン・ミリングすることにより、下部配線レベル及び

8

上部接合電極レベルを規定し、次に上部接合電極スタッ クとの接触を可能にする自己整合型スルーホールを有す る絶縁層40を付着及びパターニングし、最後にリフト オフ・ステンシルを通じてコンタクト層50を付着する ことにより形成される。図5及び図7に示されるタイプ のセルを用いる高密度メモリ・アプリケーションでは、 その磁化方向により情報ビットを記憶するフリー強磁性 層32が、使用されるリソグラフィック・プロセスに整 合するようにできる限り小さいことが重要である。この ことが図5及び図7において、下部接合電極スタック1 0がより大きな面積であり、拘束強磁性層18を含む理 由である。図8に示されるセルではフリー強磁性層3 2′及び拘束強磁性層18′が、同一のサイズ及び形状で あり、拘束強磁性層18'が下部または上部電極スタッ クのいずれかに配置され得る。拘束強磁性層が下部電極 内に含まれる場合、上部電極はより単純となり、1つの 強磁性層だけを含む。このMTJ素子は、例えば8nm のNi-Fe/10nm乃至15nmのMn50Fe50の 構造の上部電極スタックを有する。

【0016】MTJ素子のメモリ・セル・アプリケーシ ョンでは、MTJへの書込みが上部及び下部電極配線層 11、13 (図5乃至図6参照)を通じて、電流を流す ことにより達成される。これらの両方のラインを通じて 十分に大きな電流が流れるとき、フリー強磁性層32近 辺で生成される結合磁場がフリー強磁性層32の磁化方 向を拘束強磁性層18の磁化方向と平行から逆平行に (またはその逆に)回転させる。生成される結合磁場が フリー強磁性層のスイッチング場を越えるように、電流 レベルが選択される。これはもっぱら、フリー強磁性層 の磁気異方性により決定される。結合書込み電流により 生成されるこの磁場は、拘束強磁性層の磁化方向を回転 させるために要求される磁場よりも、はるかに小さく選 択される。書込み電流はMTJ素子を通じて垂直方向に は流れない。なぜならこの方向は配線層50及び11、 13の抵抗に比較して、高抵抗を有するからである。

【0017】MTJメモリ・セルはセンス電流をMTJを通じて垂直方向に、拘束強磁性層からトンネル接合障壁を通じて、フリー強磁性層に(またはその逆に)流すことにより読出される。A12O3トンネル障壁の抵抗は、A12O3層の厚さに強く依存し、この層の厚さに対してほぼ指数的に変化するので、このことはすなわち電流が主として、A12O3トンネル障壁を通じて垂直方向に通することを意味する。電荷キャリアが障壁を横切り通り抜ける確率(トンネリング確率)は、A12O3の厚さが増すほど著しく低下し、従って、接合を通り抜けるキャリアは接合層に垂直に横断するキャリアだけである。メモリ・セルの状態は、センス電流(これは普込み電流よりもはるかに小さい)がMTJを垂直方向に流れるときに、メモリ・セルの抵抗を測定することにより決定される。このセンス電流または書込み電流の自己場は

無視することができ、メモリ・セルの磁気状態に影響を 及ぼさない。トンネル障壁を電荷キャリアが通り抜ける 確率は、フリー及び拘束強磁性層の磁気モーメントの相 対アライメントに依存する。トンネル電流がスピン分極 され、このことは強磁性層の一方(例えば拘束強磁性 層)から流れる電流が、もっぱら1スピン・タイプ(強 磁性層の磁化方向に依存してスピン・アップまたはスピ ン・ダウン)の電子から成ることを意味する。電流のス ピン分極の度合いは、強磁性層とトンネル障壁との界面 において強磁性層を構成する磁性材料の電子帯構造によ り決定される。それ故、第1の強磁性層のトンネル障壁 はスピン・フィルタとして機能する。電荷キャリアのト ンネリング確率は第2の強磁性層内の電流のスピン分極 と同じスピン分極の電子状態の可用性に依存する。通 常、第2の強磁性層の磁気モーメントが、第1の強磁性 層の磁気モーメントと平行な場合、第2の強磁性層の磁 気モーメントが第1の強磁性層のそれと逆平行な場合よ りも、より多くの使用可能な電子状態が存在する。従っ て、電荷キャリアのトンネリング確率は、両方の層の磁 気モーメントが平行な時に最も高くなり、磁気モーメン トが逆平行の時に最も低くなる。磁気モーメントが平行 でも逆平行でもなく配列されると、トンネリング確率は 中間の値を取る。従って、MTJメモリ・セルの電気抵 抗は、電流のスピン分極と両強磁性層内の電子状態の両 方に依存する。その結果、フリー強磁性層の2つの可能 な磁化方向が、一意的にメモリ・セルの2つの可能なビ ット状態(0または1)を定義する。

【0018】図9乃至図11は、図5乃至図6のMTJ 素子に関して上述したように形成される代表的なMT J 素子からの、磁気応答特性及び磁気抵抗応答特性を示 す。図9は、MTJ素子の低磁場(+/-600e)磁 気抵抗特性を示す。ゼロ磁場では、MTJ素子の2つの 安定な抵抗値が存在する。200e乃至350eより大 きな絶対値の負方向の磁場を印加した後、ゼロ磁場にお ける素子抵抗は約1950Ωである。約600eより大 きな絶対値の正方向の磁場を印加した後、ゼロ磁場にお ける素子抵抗は約2150Ωである。これらの2つの抵 抗状態は上部接合電極30内の8mmのCo層32/2 0 nmのPtフリー強磁性層32の磁化方向の反転から 生じる。この電極は、容易軸方向に8μmの長さ、困難 軸方向に2μmの幅を有する。この低磁場範囲内の全て の印加磁場に対して、下部電極スタック10内の8nm のNig1Fe19拘束強磁性層18の磁化方向は、Mn50 Fe50反強磁性層16からの交換結合による拘束により 不変であった。ゼロ磁場付近の抵抗値は素子が最近、上 記最小値の正または負のどちらの磁場に露呈されたかだ けに依存する。それ故、MT」素子はその抵抗値が記憶 状態を示すメモリ記憶素子またはセルとして機能する。 図9に示されるMTJ素子では、図3乃至図4に示され た従来技術において可能な反転ステップ応答の可能性は

ない。

【0019】下部電極スタック10内の強磁性層18の 拘束は、図10に示されるパターニング前のMTJスタックの磁化データから最も明らかとなる。約+1000 e以下の磁場に対する磁化(M) 応答は、完全に上部電 極内の強磁性層による。より大きな正磁場では、約90 Oe及び1600eの磁場において、接合の下部電極強 磁性層(すなわち、Mn50Fe50層16との交換結合に より拘束される8nmのNi81Fe19層18)の反転に 関連付けられるヒステリシスを示す。他の拘束磁性層

(すなわち、同様に Mn_{50} Fe $_{50}$ 層16との交換結合により拘束される $4nmoNi_{81}$ Fe $_{19}$ テンプレート強磁性層14)の反転に関連付けられるヒステリシスが、約3000e及び3600eの磁場において示される。図10の磁化データは、図11に示されるパターニング後の $8\times1\mu$ m 2 のMTJ素子の高磁場磁気抵抗応答と比較される。上部電極の磁化反転が約-600e及び+800e付近の磁気抵抗変化に反映され、接合の下部電極内の強磁性層の磁化反転が約1300e及び2500e付近の磁気抵抗変化に反映される。絶縁トンネル障壁層20に隣接しないテンプレートNi-Fe=81400反転に関連付けられる接合磁気抵抗効果は存在しない。

【0020】磁化方向反転を生じるために必要な磁場は、上部電極配線層及びベース電極配線層(図6に示される上部層50及び下部層11、13)に同時に電流を流すことにより提供され得る。上部配線層または下部配線層のいずれかを通じて電流を流すだけでは不十分であり、フリー強磁性層18の状態を変化させるために要求されるしきい値再編成磁場(the threshold realignment field)を越えることができない。

【0021】本発明のMTJ構造には、従来技術に勝る 幾つかの利点が存在する。第1に、上部強磁性層18が 平坦である。従来技術(図1参照)では、上部電極強磁 性層がステップ状に交差しなければならない。電極層が ステップ状に交差する度に、必然的にステップ・エッジ に磁極が存在する。これらが好ましくない迷磁場を生成 し、これが特に高密度メモリ・アプリケーションにおい て問題となる。MTJ素子内の反強磁性交換バイアス層 は低印加磁場において、電極層の磁化方向の1つが固有 且つ固定であること、従って低印加磁場において、MT Jメモリ・セルの固有の磁気抵抗応答特性を保証する。 1つの低い保磁性及び1つの高い保磁性を用いることに より、低印加磁場においてステップ状の磁気抵抗応答を 達成する従来素子にとって、セルが一時的に高磁場に露 呈される場合、図3万至図4に示されるように応答特性 が反転され得る。自己整合型コンタクト・ホールを有す る本発明によるMT J素子(図5及び図7参照)は、M TJメモリ・セルが最小リソグラフィック・ピッチで構 成され、配線されることを可能にする。余分な横公差が 要求されない。平坦な上部接合電極及び自己整合型コン タクト・ホールの追加の利点は、その構造及び製作方法の両方が、容易に小さな寸法にスケーリングされることである。これは平坦化された接合逆電極及び自己整合型コンタクトを有さないMT J素子の場合には当てはまらない。なぜなら、小さな寸法では、位置不整合並びに関係の無い磁極の迷磁場の影響により、性能制限が益々厳しくなるからである。

10

【0022】フリー強磁性層の特性は、最適書込み磁 場、並びに磁場変位に対するセルの安定性の点で選択さ 10 れる。Ni-Fe合金層は最小のスイッチング場を生じ る一方で小さな信号を生じる。Co-Fe合金は高いス イッチング場を要求するが、大きな信号並びに磁場変位 に対する大きな安定性を有する。CoーFe層はまた、 大きな磁気歪を有し、これがパターン化配列において非 一様の特性に導き得る。最適なフリー強磁性層は、フリ 一強磁性層と絶縁トンネル層との界面の薄いCoーFe 層から成り、層の大部分がNi-Feなどの低磁気歪の 磁性材料である。拘束強磁性層の特性は磁場変位に対す る最大の安定性を考慮して選択される。NiーFe合金 は、Fe-Mn合金の反強磁性層を用いて、最大の安定 性を発揮する。これはCo-Fe合金層と比較して、よ り高い一方向の交換異方性による。最適拘束強磁性層は ゼロ磁気歪のNiーFe層から成り、薄い界面層が最適 信号のためにCo-Fe層から成る。最適信号は最高の 分極のCo-Fe合金と共に獲得される。これはFe-Co-Ni合金の1原子当たりの磁気モーメント対電子 数の関係を表す、スレイターポーリング曲線を調査する ことにより容易に決定される。Fe-Mn反強磁性層は Ni-Mn層と、または拘束強磁性層内の強磁性材料と バイアス交換する他の好適な反強磁性金属層と置換され 得る。例えば、添加NiOまたはCoOなどの導電性の 反強磁性酸化物層が使用され得る。

【0023】同様に、拘束強磁性層の安定性は、それを 薄い金属層により分離される2つの磁性層(Coまたは Co-Fe合金など)のサンドイッチから形成し、それ により2つの磁性層の反強磁性結合を生じることによ り、一層向上する。このタイプの拘束層が、IBMの米 国特許第5465185号で述べられている。更にこの タイプの拘束層は、ベース電極のネットの磁気モーメントを低減し、従ってメモリ・アレイ内の隣接する磁気素 子の静磁気結合を低減する。

【0024】MTJ磁場センサ:図12乃至図13は、外部磁場センサとして使用されるMTJ素子構造の実施例の、それぞれ断面図及び上面図を示す。この構造は、上部接合電極スタック70がトンネル障壁層20に隣接する強磁性層72を含み、その磁化容易軸が下部電極スタック10内の拘束層18の磁化方向に平行ではなく、垂直に配列される以外は図5乃至図6の構造と類似である。上部配線層50は平坦化された絶録層40により、接合から間隔をあけられる。意図する範囲の磁場をセン

スするために、異方性の大きさが適切に設計される必要があり、これは真性異方性、歪に起因する異方性、形状異方性、静磁気結合場、及び補正場の付加的組み合わせとして達成され得る。MTJメモリ・セルに関して上述したように、低印加外部磁場に対して下部電極10内の強磁性層18の磁化方向(矢印19)が拘束され、フリー強磁性層72の磁化方向が矢印73に平行または逆平行になるように、基板9の平面内で自由に回転することができる。

【0025】磁場センス用のMTJ素子は、上部電極7 0がフリー強磁性層72の容易軸をベース電極10内の 拘束強磁性層18の容易軸に垂直にする形状異方性を提 供される以外は、メモリ・セル素子に関して上述したよ うに形成される。図14は、MTJ磁場センス素子の低 磁場(+/-600e)磁気抵抗特性を示す。この素子 内の上部電極70 (図13参照) は、2.5 μmの幅、 及びベース電極10内の拘束強磁性層18の磁化方向1 9に垂直に、矢印73方向に12.5μmの長さを有 し、垂直形状異方性を提供する。印加磁場がベース電極 の磁化容易軸の方向に沿って、約-100eから600 eにスイープするとき、MT J抵抗が約2250Ωから 約25000に比較的滑らかに単調に増加する。印加磁 場が約350eから-400eにスイープするとき、抵 抗は2500Ωから再度2250Ωに変化する。このM T J 素子では、フリー強磁性層 7 2 の異方性が、主に、 矢印73方向に沿う上部電極70の2.5×12.5 μ m^2 のパターンの形状異方性により決定され、これは矢 印19方向に沿う上部電極の真性異方性に垂直である。 センサ応答の滑らかさを改善し、センサ応答のヒステリ シスを低減するために、真性異方性と後に形状異方性に より誘導される異方性の両方を、ベース電極10内の拘 東強磁性層18の容易軸19に垂直に矢印73方向に整 列させることが達成され得る。上部電極の真性異方性の こうした配列は、所望の方向73に印加される外部磁場 内において、上部電極を成長させることにより達成され 得る。

【0026】自己整合型の平坦化されたコンタクト層を有する図7及び図12のMTJ構造は、メモリ・セル及び外部磁場センシング・アプリケーションの両方において、好適である。これらの素子を用意するための好函なプロセス・シーケンスについて、図15乃至図22のプロセス・フロー図を参照して述べることにする。最初に、MTJ接合スタックの全ての層が高真空室内で、基板ウエハ全体上に用意される(図15参照)。熱酸化物により覆われた平坦なシリコン基板ウエハが、好適な基板9である。基板を周囲温度においてArガスを用いたマグネトロン・スパッタリングすることにより、膜が出てマグネトロン・スパッタリングすることにより、膜が出てマグネトロン・スパッタは長が非常に滑らかな膜を生成するように注意が払われなければならない。これは、同一の成長条件下で成長されるテスト用の多層金属構造内

の巨大磁気抵抗効果を測定することによりテストされ得 る。磁性層の成長の間に磁気異方性をこれらの層内に誘 導するために、基板平面内に磁場方向を有する絶対値2 00e乃至1000eの印加磁場が使用される。第1の 層12は、例えば20nm台の厚さのPtなどの良導体 である。その上には厚さ4nmのパーマロイ(Nia1F e₁₉) 層14が成長される。この層は緩衝層であり、次 に付着される拘束層の適正な配向のためにテンプレート を提供する役割をする。拘束層は、Mn50Fe50スパッ 10 タリング・ターゲットから付着される厚さ10nmのM n-Fe反強磁性層16である。こうした成長は、Mn 50Fe50層16が下層の4nmのNi-Fe層14、及 び続いて成長される8nmのCo層18の両者を拘束す ることを保証する。このPt/Ni-Fe/Mn-Fe /Coスタックは、MTJ素子のベース電極スタック1 0を構成する。次に、スタック10の最上層上に薄い (厚さ1nm乃至2nm) Al層が付着される。このA 1層が次に、酸素圧100mTorr及び電力密度25 W/cm²にて60秒乃至240秒の間、酸化され、A 1203の絶縁トンネル障壁層20が形成される。トンネ ル障壁層20が次に8nmのNig1Fe1g層、続いて2 OnmのPtコンタクト層34により覆われる。層3 2、34は上部電極スタック30を形成する。この時点 で、基板ウエハ全体を覆う単一のMTIスタックが存在 する(図15参照)。

12

【0027】次の工程シーケンスは、大きな接合を多数 の小さな接合にパターン化し、これらの接合を分離及び 接触させるために実行される。パターンは上下の電極形 状の長手寸法が磁性膜の容易軸方向に沿うように方向付 けられる。所望の上部電極層のパターン内のレジスト・ ステンシル80が、最初にウエハ上に付着される。メモ リ・セル・アプリケーションでは、形状異方性が上部層 の真性異方性を増すように、上部電極の形状が容易磁化 アクセス方向に沿って僅かに長くてもよく、例えば長さ 対幅の比が2:1に設定される。接合スタックが次にレ ジスト・ステンシル80により保護されない領域内で、 Arイオン・ミリングによりAl2O3層まで薄くされ る。400 Vのイオン加速度ポテンシャルが好適であ り、ミリング停止は好適には、ミリング校正実行にもと づくタイミングにより達成されるが、スタックからスパ ッタし戻されるアルミニウムまたは酸素の存在を検出す ることにより達成されてもよい。エッチングは完全に上 部電極スタック30を通じて実行されなければならず、 好適には、トンネル障壁層20の内部のどこかで停止す べきである。図16はミリング工程が完了し、レジスト ・ステンシル80が剥ぎ取られる以前の構造断面図を示 す。図17はレジスト・ステンシル80が剥ぎ取られた 後の構造断面図を示す。第2のレジスト・パターン90 が次にウエハ上に付着され、レジストにより保護されな 50 いトンネル障壁20並びにベース電極スタック10の選

択領域のArイオン・ミリング除去を可能にする。タイ ミング式イオン・ミリングが再度、このプロセス工程の ために使用される。図18は、ベース電極ミリングの完 了後の、レジスト・パターンを残した構造断面図を示 す。図19は、レジスト・ステンシル80が剥ぎ取られ た後の構造を示す。次に、図20に示されるように、共 形の絶縁層60 (好適にはSiO2のスパッタリングに よる)が、パターン化された接合構造全体上に付着され る。この層の厚さは約150nm乃至200nmであ る。ミリング及び付着工程の間に接合温度を約150℃ 以上に上げないように注意が必要である。次に、上部接 合電極層に延びるコンタクト・ホールが開けられる。こ れは好適には、スパッタリングされたSiO2層60の 化学的一機械的研磨により達成され、接合逆電極が露呈 されるとき停止される。停止時間は校正実行により決定 される。研磨工程の完了後の結果の構造が、図21に示 される。上部配線層50は、例えば厚さ100nm乃至 300nmのPtであり、この構造上にスパッタリング されて、接合上部電極との接触を形成し、配線層を提供 する。Ptの付着以前に、好適には薄い1nmのTi層 が、良好な接着を推進するために使用される。この層上 にレジスト・パターンが形成され、Ptがエッチングま たはミリングされ、所望の上部電極配線パターンが取り 残される。図22はPt層50が付着された後の構造の 断面図を示す。この構造では、最上部層が断面方向に沿 って配線のために使用されるので、最上部層の紙面から 外れる方向のパターニングは明らかではない。Pt層の 代わりに、A1、W、またはCuが代替配線層として使 用され得る。

【0028】上記の製作工程シーケンスは、メモリ・セル素子の製作には最適である。外部磁場センス用のMTJ素子を製作するためには、層の成長の間に上部接合電極層の真性異方性並びに形状異方性の方向を、90°回転する変更だけで済む。Ni81Fe19の上部接合電極層が、ベース電極強磁性層において使用される磁場方向から、基板平面内で90°回転される外部磁場内で成長を、基板ウエハを成長室内で90°回転するか、成長の間に使用される印加磁場の方向を回転することにより達成される。外部磁場センサMTJ素子では、上部電極層の異方性を向上させるために使用される任意の形状異方性が、上部電極の容易軸方向に沿うべきであり、従って、ベース電極の容易軸に垂直になる。

【0029】A1層20の厚さ及び酸化時間が、使用される接合サイズ及び所望のアプリケーションに従い、微調整されなければならない。メモリ・セル・アプリケーションでは、セル抵抗が比較的高いことが好ましく、少なくとも1000Ω以上である。外部磁場センシング・アプリケーションにおける高速性のためには、MTJ抵抗は50Ω乃至100Ωのオーダであることが好まし

い。

【0030】メモリ及びセンシング・アプリケーションの両方において、トンネル障壁層20に隣接して、所望の範囲の保磁力場を提供する最も高い分極層を使用することが好ましい。Co、Fe-CoまたはNi-Mn-Sbなどの高分極材料の非常に薄い界面層が素子の磁気抵抗を向上させるために、トンネル障壁20に直接隣接して使用され得るが、これらは強磁性層18及び32の保磁力場を適度に変更しない。

14

【0031】本発明のMTJ素子では、数ミクロンの寸法まで小型化されたMTJ素子において、最大18%の磁気抵抗応答が達成された。また、より単純な手段によりパターン化されたより大きなテスト構造を用いることにより、25%程度の磁気抵抗応答が、より最適化されたMTJ層において達成された。

【0032】まとめとして、本発明の構成に関して以下の事項を開示する。

【0033】(1)基板と、前記基板上に形成される平 坦な拘束強磁性層と、前記拘束強磁性層に隣接してそれ と接触し、前記拘束強磁性層の磁化方向を好適な方向に 拘束し、印加磁場の存在の下で、前記磁化方向の回転を 阻止する反強磁性層とを有する第1の電極と、印加磁場 の存在の下で、磁化方向を自由に回転することができる 平坦なフリー強磁性層を有する第2の電極と、前記拘束 強磁性層と前記フリー強磁性層との間に配置され、前記 拘束強磁性層及び前記フリー強磁性層に垂直な方向のト ンネル電流を許可する絶縁トンネル層であって、前記拘 東強磁性層または前記フリー強磁性層が、前記絶縁トン ネル層の側部周囲を越えて延びることのない側部周囲を 有し、前記拘束強磁性層及び前記フリー強磁性層が前記 絶縁トンネル層とオーバラップすること無く、間隔をあ けた別の平面内に保持される、前記絶縁トンネル層と、 を含む、磁気トンネル接合素子。

- (2) 前記拘束強磁性層及び前記フリー強磁性層の容易軸の磁化方向が、印加磁場の存在の下で互いに平行または逆平行である、前記(1)記載の磁気トンネル接合素子。
- (3) 前記拘束強磁性層及び前記フリー強磁性層の前記 側部周囲が矩形形状であり、前記拘束強磁性層及び前記 フリー強磁性層の前記磁化容易軸が前記矩形の長手に沿 って配列される、前記(1)記載の磁気トンネル接合素 子。
 - (4) 前記フリー強磁性層の前記容易軸磁化方向が、前 記拘束層の磁化方向と垂直である、前記(1) 記載の磁 気トンネル接合素子。
 - (5) 前記拘束強磁性層が前記基板と前記フリー強磁性層との間に配置され、更に、前記フリー強磁性層の前記側部周囲を取り囲む絶縁層と、前記絶縁層上に形成され、前記絶縁層を通じて前記フリー強磁性層と接触する部分を含む非磁気導体層とを含む、前記(1)記載の磁

気トンネル接合素子。

(6) 前記拘束強磁性層と接触し、界面交換結合により 前記フリー強磁性層の磁化方向を拘束する反強磁性層を 含む、前記(1)記載の磁気トンネル接合素子。

(7) 前記第1の電極が前記基板上に形成され、前記反 強磁性層と接触するテンプレート強磁性層を含み、前記 反強磁性層が前記テンプレートと前記拘束強磁性層との 間に配置される、前記(6)記載の磁気トンネル接合素 子。

(8) 2つの磁気状態を有し、不揮発性磁気メモリ・セ 10 ル・アレイにおいて使用可能な磁気トンネル接合メモリ であって、前記アレイが前記アレイ内の個々のメモリ・ セルの前記磁気状態を検出するセンス回路に接続される ものにおいて、磁化方向をその平面内に有する拘束強磁 性層と、前記拘束強磁性層と接触する反強磁性層であっ て、前記拘束層の磁化方向を好適な方向に拘束し、所定 磁場強度以下の磁場に露呈されるとき、前記磁化方向の 回転を阻止する、前記反強磁性層と、前記拘束強磁性層 と接触する絶縁トンネル障壁層と、前記トンネル障壁層 と接触するフリー強磁性層であって、前記所定磁場強度 20 以下の磁場に露呈されるとき、前記フリー強磁性層の前 記平面内で、前記拘束強磁性層の前記磁化方向に平行な 方向と逆平行な方向との間で、自由に回転可能な磁化方 向を有する、前記フリー強磁性層と、を含み、前記拘束 強磁性層、前記トンネル障壁層及び前記フリー強磁性層 が、前記強磁性層の前記平面に垂直な方向の垂直スタッ クとして形成され、前記強磁性層が前記センス回路に接 続されるとき、前記トンネル障壁層を前記強磁性層と垂 直な方向に流れる電流の電気抵抗が前記フリー強磁性層 の前記平行または逆平行の磁化方向により決定され、前 記電気抵抗の値が前記メモリ・セルの磁気状態を決定す る、磁気トンネル接合メモリ・セル。

(9) 前記垂直スタックが矩形形状のベースを有し、前 記拘束強磁性層の前記磁化方向が前記矩形形状のベース の長手に平行である、前記(8)記載の磁気トンネル接 合メモリ・セル。

【図面の簡単な説明】

【図1】従来のMTJ素子の斜視図である。

【図2】従来のMT」素子の2つのピークを有する磁気 抵抗応答を示す図である。

【図3】制限付き振幅の印加磁場に露呈される従来のM T J 素子からの1つの可能なステップ状応答を示す図で

【図4】制限付き振幅の印加磁場に露呈される従来のM T J 素子からのもう1 つの可能なステップ状応答を示す 図である。

【図5】絶縁体を貫通する自己整合型コンタクト・ホー ルを有する、メモリ・セル・アプリケーション用に構成 された本発明のMTJ素子の断面図である。

【図6】絶縁体を貫通する自己整合型コンタクト・ホー 50 11、11′、13 電極配線層

16 ルを有する、メモリ・セル・アプリケーション用に構成 された本発明のMTJ素子の上面図である。

【図7】平坦化された自己整合型コンタクト・ホールを 有する本発明によるMTJ素子の断面図である。

【図8】電極及び絶縁トンネル障壁の両方が同一の断面 積を有する以外は、図5のMT J素子に類似のMT Jメ モリ・セルの断面図である。

【図9】図5乃至図6に示されるタイプの代表的なMT J素子からの磁気応答特性及び磁気抵抗応答特性を示す 図である。

【図10】図5乃至図6に示されるタイプの代表的なM T」素子からの磁気応答特性及び磁気抵抗応答特性を示 す図である。

【図11】図5乃至図6に示されるタイプの代表的なM TJ素子からの磁気応答特性及び磁気抵抗応答特性を示 す図である。

【図12】磁場センシング・アプリケーション用に構成 された本発明のMTJ素子の断面図である。

【図13】磁場センシング・アプリケーション用に構成 された本発明のMTJ素子の上面図である。

【図14】MT J 磁場センシング素子の低磁場磁気抵抗 応答を示す図である。

【図15】自己整合型コンタクト・ホールを有する平坦 化されたMTI素子の形成のためのプロセス・ステップ を示す図である。

【図16】自己整合型コンタクト・ホールを有する平坦 化されたMT」素子の形成のためのプロセス・ステップ を示す図である。

【図17】自己整合型コンタクト・ホールを有する平坦 30 化されたMTJ素子の形成のためのプロセス・ステップ を示す図である。

【図18】自己整合型コンタクト・ホールを有する平坦 化されたMTJ素子の形成のためのプロセス・ステップ を示す図である。

【図19】自己整合型コンタクト・ホールを有する平坦 化されたMTJ素子の形成のためのプロセス・ステップ を示す図である。

【図20】自己整合型コンタクト・ホールを有する平坦 化されたMTJ素子の形成のためのプロセス・ステップ 40 を示す図である。

【図21】自己整合型コンタクト・ホールを有する平坦 化されたMTJ素子の形成のためのプロセス・ステップ を示す図である。

【図22】自己整合型コンタクト・ホールを有する平坦 化されたMTJ素子の形成のためのプロセス・ステップ を示す図である。

【符号の説明】

9、9' 基板

10、10' ベース電極スタック



14 テンプレート層

16 反強磁性層

18、18' 拘束強磁性層

19 容易軸

20、20′ 絶縁トンネル障壁層

30、30'、70 上部電極スタック

32、32′ フリー強磁性層

18

3.4 保護層


40、40'、60 絶縁層


50 接触及び上部配線層


70 上部接合電極スタック

72 強磁性層


80 レジスト・ステンシル














【図16】




【図19】




【図21】




【図18】



【図20】



【図22】



フロントページの続き

(72)発明者 スチュアート・ステイーヴン・パプワース・パーキンアメリカ合衆国95123、カリフォルニア州サン・ホセ、ロイヤル・オーク・コート6264

(72)発明者 ジョン・カシミール・スロンクゼウスキー アメリカ合衆国10536、ニューヨーク州カ トナ、アリソン・ロード 161

(72)発明者 ジョナサン・ザンホン・サン アメリカ合衆国10547、ニューヨーク州モ ーガン・レイク、ケネス・スタート・プレ ース 20ビィ